目前的点对点物理层接口，如RS－232、RS－422、RS－485、SCSI以及其他数据传输标准，由于在速度、噪声、EMI／EMC、功耗、成本等方面所固有的限制，使其越来越难以胜任实际的应用，所以在一些低电压工作环境中受到限制。在高速点对点数据传输中，低压差分信号（LowVoltage Differential Signaling，LVDS）技术具有可以对发射极耦合逻辑和各种高速I／O接口提供低功耗、低电压的特点。LVDS正是在这种背景下发展起来的驱动高速数据传输技术，现在广泛地应用在电信通信、数据通信和显示设备上的点对点通信中。高速数据通信可分为系统间的通信和系统内的通信，LVDS技术主要应用在系统内的数据通信，这是由于系统间的通信一般需要标准的通信协议，例如IEEE 1394、吉比特以太网等。如果在系统内使用这些协议，则在硬件和软件上的开销太大，所以简单、廉价的LVDS技术成为系统内数据通信的主要技术。LVDS技术主要应用在电路板内部、电路板与电路板之间，甚至机架与机架之间的数据通信，其传输介质为铜芯线或印制电路板连线。
一、低压差分信号的电气标准LVDS最早是由美国国家半导体公司（National Semiconductor）提出的一种高速信号传输电平。国际上有两个工业标准定义了LVDS：ANSI／TIA／EIA－644（Telecommunication Industry Association／Electronic Industries Association）和IEEE 1996．3标准。ANSI／TIA／EIA－644（1995年11月通过）标准定义了LVDS的电气规范，包括驱动器输出和接收器输入的电气规范，但它并不包括功能性的规范、传输协议或传输介质特性。IEEE 1996．3标准（1996年3月通过）是可升级一致接口（Scalable Coherent Interface，SCI）的一个子集，该标准定义了SCI物理层接口的电气规范，它与ANSI／TIA／EIA－644相似，但ANSI／TIA／EIA－644更为一般，主要面向多重应用，而IEEE建立SCI－LVDS标准主要是为了SCI节点间的通信。ANSI／TIA／EIA－644标准定义了理论最大传输速率为1．923Gb／s，但其推荐的最大传输速率为655Mb／s；而IEEE 1996．3标准支持最大为250Mb／s的传输速率。这两个标准都指定了与物理介质无关的特性，只要介质在指定的噪声容限内将信号发送到接收器，LVDS接口均可正常工作。通常提到的LVDS标准是指ANSI／TIA／EIA－644标准，2001年ANSI／TIA／EIA－644标准已经被重新修订，电气标准如表1所示。
表1 ANSI／TIA／EIA－644－A标准
ANSI／TIA／EIA－644－A标准建议的最高数据传输速率为655Mb／s（限制基础上的假设），同时也提供了基于耗损介质上的理论最高传输速率为1．923Gb／s。参照此标准，以指定的最大数据传输速率是根据所需信号的质量和媒体长度／类型决定的。另一个LVDS标准出自于IEEE项目，这个标准的实现为建立一个如连接处理器、多处理系统或集团工作站到集群通用的标准作出了很大的贡献。可扩展一致性接口（SCI）原先计划为差分电路接口，提供了高数据速率的要求，但没有解决电力关注的问题。
低功耗SCI－LVDS标准后来被定义为SCI的一个子集，并被IEEE确定为1596．3标准。SCI－LVDS标准还规定了针对高速／低功耗物理层接口信号水平（电气规格）类似ANSI／TIA／EIA－644－A的标准。该标准还规定了编码交换中使用SCI数据传输标准。IEEE 1596．3标准于1996年3月被批准通过，但5年期满后未延期。为了标准定义范围更宽，并没从具体的技术、介质和电压的供给上进行定义，也就是在CMOS、GaAs及其他技术上，无论是5V、3．3V，还是低于3V的电源，传输是PCB的布线或是线缆都可应用到LVDS技术。
二、低压差分信号的特点低压差分信号（LowVoltage Differential Signal，LVDS）是一种低电压摆幅的通用I／O标准。LVDS的低电压摆动差分信号技术为系统提供了高速数据传输、抑制共模噪声及降低功耗的能力，从而解决了物理层点对点传输的瓶颈问题，保证了数据的高速传输。LVDS的产生降低了系统功耗，提高了芯片的集成度。单通道LVDS信号的负载（100Ω电阻）功耗大约为1．2mW，而RS－422的功耗则为90mW，约为LVDS的75倍。同时，LVDS提供更低的静态功耗，约为PECL／ECL的1／10。因此，LVDS具有如下特点。
1．高数据率、低功耗在ANSI／TIA／EIA－644定义中的LVDS标准，其理论极限速率为1．923Gb／s，恒流源模式、低摆幅输出的工作模式决定着LVDS具有高速驱动的能力。LVDS典型的开关电压为350mV，使得在数据提高的同时，功耗得以降低。LVDS每通道的直流电流为3．5mA，负载功耗的计算可由下式表示。
由上式可知，LVDS的功耗是恒定的，而CMOS收发器的动态功耗是随频率变化而变化的。恒流源模式的驱动设计降低了系统功耗，并极大地降低了频率的影响。当速率较低时，虽然CMOS的功耗比LVDS小，但是随着频率的提高，CMOS的功耗将逐渐增加，最终需要消耗比LVDS更多的功耗。
2．低电磁干扰电磁干扰有两个来源：芯片内部电荷的加速运动和芯片外线上的传输。芯片产生的电磁干扰取决于器件的频率、输出电压摆动和转换的速率。由于LVDS标准的电压摆动低，而差分信号的极性相反，因此，对外辐射的电磁场可以互相抵消。耦合越紧密，泄放到外界的电磁能量就越少，有效地降低了EMI。一般来说，其产生的电磁干扰小于RS－422、PECL等I／O标准。
3．端接匹配容易终端匹配只需要一只100Ω的电阻跨接在两个差分线对上即可，其他的高速信号（如HSTL3类信号）除了需要一个50Ω的终端电阻外，还需要1．5V的端接电压Vtt，而SSTL1类连接方式始端需要串接一个25Ω的电阻，终端需要通过一个50Ω电阻接1．5V的Vtt。
4．LVDS与RS－422、PECL的比较LVDS与RS－422、PECL的主要参数比较，如表2所示。
表2 LVDS与RS－422、PECL的主要参数比较
5．供电电压低随着高速率、高集成度电路的发展，降低供电电压已成为急需解决的问题，这样不仅减少了高集成度电路的功耗，而且还消除了芯片内部的散热压力，有助于提高集成度。LVDS不依赖于特定的供电电压特性，是因为LVDS在这方面上占据着优势。
6．较强的抗噪声能力差分数据传输方式有更强的抗噪声能力。在流经一对差分信号线上的电流及电压相位相反，噪声信号以共模的方式在差分线上耦合出现，在接收端会相减从而消除了噪声。由于差分信号线周围的电磁场也是相互抵消的，故差分信号传输比单线信号传输的电磁辐射小。恒流源模式不易出现尖峰，进一步减少了噪声，所以LVDS具有较强的抗共模噪声能力。
7．时序定位精确由于差分信号的变化不像普通单端信号那样依靠高低两个阈值电压来判断，因此基本上不受工艺、温度的影响，从而降低时序上的误差，形成高速数字信号精确、有效的传输。
8．适应地平面电压变化范围大LVDS接收器可以承受至少±1V的驱动器与接收器之间的“地”电压变化。由于LVDS驱动器典型的偏置电压为＋1．2V，“地”的参考电压变化、驱动器的偏置电压以及轻度耦合是噪声之和，在接收器端，对于驱动器的“地”都是共模电压。当摆幅不超过400mV时，这个共模范围是＋0．2～＋2．2V，进而，一般情况下，接收器的输入电压范围可在0～＋2．4V内变化。正是因为LVDS具有上述的主要特点，才使得HyperTransport（AMD）、Infiniband（Intel）、PCI－Express（Intel）等第三代I／O总线标准（3GI／O）不约而同地将低压差分信号（LVDS）作为下一代高速信号电平标准。三、低压差分信号的接口随着传输信号频率的增高，传送信号的导线将向空间辐射电磁波，这种“类天线”的辐射效应就是EMI电磁干扰源。反过来，外部干扰信号也会因为这种“类天线”效应窜入导线。
