晶圆制程工艺遭瓶颈，SOI是关键破局工艺？
首先来说三星要放弃继续研发FinFET工艺转而探索新方向这件事。其实不仅仅是三星放弃在FinFET继续研发，台积电、Global Foundries等公司也同样意识到这一工艺的局限性，尤其是该工艺相对较高的成本。因此最近一段时间内，曾因FinFET得势而被冷落的SOI工艺再度被推上风口浪尖，被认为是替代FinFET工艺带来新增长力的技术备选之一。
说起FinFET和SOI，这两项工艺其实由同一团队——前台积电首席技术官和伯克利公司的前任教授胡正明及其团队研发而出，他于1999年提出了FinFET的概念并在2000年提出了UTB－SOI（FD SOI）。这两种结构的主要结构都是薄体，因此栅极电容更接近整个通道，本体很薄，大约在10nm以下，所以没有离栅极很远的泄漏路径，栅极可有效控制泄漏，都可商用。
与SOI相比，市场主流的FinFET技术具有更高的驱动电流，且在FinFET中，应变技术可用于增加载流子迁移率。但是FinFET为人所诟病的就是其复杂的制造工艺，一手将FinFET推向市场的Intel曾称，SOI晶圆占总工艺成本的10％左右，比体硅增长2－3％。
而由于SOI技术非常接近平面体硅技术，现有的bulk技术库可以轻松地转换为SOI库，采用SOI技术成本就低许多。且与FinFET相比，SOI的另一个优点就是功耗低。不过SOI技术有其局限性，突出的两点就是采用其比较难控制整个晶圆上的锡硅膜且当时它的支持厂商少。
因此2012年英特尔在Ivy－Bridge处理器的22nm节点推出了Trigate FET后，主流晶圆厂包括台积电、Global Foundries和三星在内都纷纷求稳，站队FinFET。
不过也有少数厂商不甘于从大势，当时与Intel发布同年，意法半导体在28nm技术上发布了其首款用于移动处理器的FD－SOI芯片，宣布站队FD－SOI技术，但是因成果明显处于弱势，提供技术支持的厂商相对则少了许多，其中有被Intel打败的IBM。
发展至今，除了IBM，Global Foundries、三星、中芯国际、Soitec等诸多厂商都开始支持SOI技术，且随着物联网、5G等领域发展对功耗的强需求以及SOI技术在射频领域的成功应用，SOI技术又再次被提上日程，因此得到了大力发展。
图 ｜ 格芯在SOI上的解决方案
很多人认为SOI是未来替代FinFET技术的未来工艺，但是亦有诸多人表示SOI与FinFET本出自同门，最终应当会殊途同归甚至以融合形式出现，无法翻出大浪甚至改变半导体制程工艺走到尽头的现状。因此这时，我们就能理解为什么三星在3nm之后走向了GAA晶体管。
工艺不行，晶体管来战
开篇提到过，晶体管尺寸减小可以直接使芯片性能得到提升，但是当工艺达到一定程度无法带来更进一步优化时，诸多晶圆厂和不同领域的芯片公司巨头们自然就会想到去优化单个晶体管以提升芯片整体性能。三星看重的就是这一点。
GAA晶体管，又称环绕式闸极纳米线晶体管，也曾被认为是突破现有工艺的候选技术之一。因为GAA晶体管拥有高静电掌控能力，可以实现CMOS微缩，在水平配置中，也是目前主流FinFET技术的自然延伸，可以通过垂直堆叠多条水平纳米线来最大化每个覆盖区的驱动电流。
从商业化角度来看，GAA晶体管技术因“延续”当下的工艺技术，偏于保守也更易实现。作为GAA晶体管技术的最大推崇者，三星就在前段时间的SFF美国分会上表示，公司计划在2021年推出一款突破性的产品，这款产品基于三星3nm GAA（gate all around）工艺制造，性能提高35％，并将功耗降低50％、芯片面积缩小45％。如若真能如此，该技术的采用确实能够带来显著改进。
当然除了三星力推的GAA晶体管，在特定的通信和电源领域，也已经有诸多厂商开始采用GaN（氮化镓）晶体管来设计芯片，以撼动现有硅晶体管的主流地位。
图 ｜ 基于GaN的设计
与Si等效材料相比，GaN晶体管具有更优秀的成本效益，这将使得GaN器件的应用从大型工业设备到小型化的手持设备都具有吸引力。尤其在电源芯片领域，GaN材料的卓越性能表现已经在技术上碾压了硅材料。
谈到5nm＋之后的工艺规划时候，台积电也表示他们在储备纳米线（GAA）等先进晶体管结构和High Mobility Channel、Ge和2D材料的技术。他们同时还创新性提到了新型low—k材料，在他们看来，这些将会是未来半导体工艺演进的关键支撑。
虽然目前主流晶圆厂在力保市场的稳定，但从工艺发展百花齐放的态势去看，不确定性已经在急剧加大，接下来的纷争是免不了了。
全产线提升性能，纷争之下力延摩尔定律
如张忠谋曾提到的，为延续摩尔定律，先进封装也是晶圆厂接下来可走的路。因此现如今除了密切关注上述能够“撼动根本”的新技术动态之外，在产业链上下功夫也是晶圆厂首选的保守改革之路，且容易实现。
以台积电为例，他们最近就在台积电2019中国技术论坛上谈到了这一方面，它表示，在封装方面，台积电已经有所准备，如他们已经陆续推出CoWoS（Chip on Wafer on Substrate）、bumping、InFO（Integrated Fan－Out）等后端3D封装产品和前道3D封装工艺SOIC（system－on－integrated－chips）和全新的多晶圆堆叠（WoW，Wafer－on－Wafer）。而为了验证其在先进工艺上的研究成果，最近台积电甚至利用先进封装和互联技术设计了一款基于7nm的小芯片This，性能表现也是喜人。
图 ｜ This结构图
当然，除了如台积电一般，晶圆厂开始融合一部分封装工序以减低成本，全产业链软硬件协同融合设计芯片也成为降低芯片成本的一种手段，以延续摩尔定律。
不管怎样，无论是设计公司，还是晶圆厂，其最终目的都是力延半导体产业的摩尔定律，最大程度保证整个产业的发展活力和盈利空间，因此虽然技术给整个产业链带来动荡，各家之争的最终目的却是一致的，只看谁能C道出位了。
