通过合作，台积电将与博通共同打造更加强大的CoWoS系统封装平台。
随着摩尔定律的失效，行业普遍认为先进封装可以改善芯片的整体性能变现，以延续半导体产业既有的发展走势。因此，台积电等代工厂也开始将封装技术融入到晶圆制造过程中，做更加彻底的系统级微缩。
3月3日，台积电宣布与博通合作，一起强化CoWoS平台，以优化晶圆级封装技术，帮助进一步提升芯片运算能力。
作为台积电进军封装业的关键技术，CoWoS主要就是将逻辑芯片和DRAM放在硅中介层（interposer）上，然后封装在基板上。它能够减掉处理器多达70％的厚度，并且能够显著提高处理器性能。
据悉，最新一代CoWoS技术支持业界首创且最大的两倍光罩尺寸（2X reticle size）之中介层，面积约1700平方毫米。它能够容纳多个逻辑系统单芯片（SoC）、6个高频宽存储器（HBM）立方体，提供高达96GB的存储器容量。它还提供每秒高达2．7兆位的频宽，比台积电2016年推出的技术速度提升2．7倍。
在这一次的合作中，博通将负责定义复杂的上层芯片、中介层、以及HBM结构，台积电则是开发坚实的生产制程来充分提升良率与效能，以满足两倍光罩尺寸仲介层带来的特有挑战。
此前虽然因成本超出预期而出现应用受限的情况，但对CoWoS的市场前景台积电仍然十分乐观。因为CoWoS具有支持更高存储器容量与频宽的优势，同时随着芯片性能的不断提升，深度学习、5G网络、数据中心等各种芯片设计都将是它施展拳脚的应用场景。
对此，博通ASIC产品部门工程VP Greg Dix表示，藉由双方的合作，我们利用前所未有的运算能力、输入／输出、以及存储器整合来驱动创新，同时为包括人工智能、机器学习以及5G在内的创新产品铺路。
作者：Lynn
