固态技术协会JEDEC于今日发布了关于下一代主流内存标准DDR5 SDRAM规范细节，以满足对更快速RAM的需求。
新的DDR5规范寻求在不降低通道效率的情况下提高内存性能，因此在最终规范中，单个DIMM被拆分为双通道，将不再是每个DIMM提供一个64位数据通道，而是每个DIMM提供两个独立的32位通道，并且每个通道的突发长度从8个字节（BL8）被提高至16个字节（BL16），大大提高了速率和可靠性。
另外，DDR5中添加的判决反馈均衡器（DFE）将为DDR5带来更高的带宽和性能改进。DDR5的内存带宽将是前代DDR4的两倍，在正式推出时可达到4．8Gbps。
JEDEC董事会成员及美光Technical Stuff高级成员Frank Ross表示：“DDR5标准为行业主流内存性能带来了极大的提升，使下一代计算处理技术能够将数据转化为对云产业、企业、网络、高性能计算和AI应用更深入的洞察。”
与DDR4相比，DDR5的功率需求从1．2V降至1．1V。DIMM设计中采用的电压调节器减少了其功耗，并为DRAM生产提供了更高的输出电压精度。
JEDEC成员之一，SK海力士DRAM产品策划部主任Uksong Kang说道：“与DDR4相比，DDR5引用了各种特性来提高计算性能，以克服未来的技术伸缩性挑战。在此基础上，DDR5将引领数据中心时代的发展，并将在第四次工业革命中发挥关键作用。凭借对行业内首款符合JEDEC标准的DDR5的研究与开发，海力士正逐渐在市场上开辟出一个新领域。自2018年以来，我们与许多合作伙伴一起，通过开发测试芯片和模组来验证DDR5生态系统，并尽最大努力确保今年下半年的量产水平。”
预计首款商用硬件将最先在数据中心和其他云计算应用程序得到应用，随即会很快向大众开放购买。
