安路科技： FPGA中block ram的特殊用法列举

用法四：构造高速复杂的状态机

一般状态机原理框图如下：

基于rom的状态机原理如下：

· 首先明确 状态划分，状态跳转条件，状态输出

· 将现态输出与输入给到rom＿a的地址端，初始化值为输出值

· 将现态输出与跳转条件给到rom＿b的地址端，初始化值为次态输出

· 若状态不多，可以将rom＿a与rom＿b合并成一个真双口的rom

关于更多细节请参考如下相关文档：

1． 《基于FPGA的数字信号处理》 高亚军 电子工业出版社

2． EF2＿datahseet＿V3．9