我们知道,在芯片领域,有一个摩尔定律,那就是制程节点以0．7倍(实际为根号2的倒数)递减逼近物理极限,从1μm、0．8μm、0．5μm、0．35μm、0．25μm、0．18μm、0．13μm、90nm、65nm、45nm、32nm、22nm、16nm、10nm、7nm、5nm、3nm、2nm……
那么这些所谓的7nm、5nm、3nm这些工艺节点,究竟代表的是什么?其实严格的来讲,是指晶体管导电沟道的长度,简称沟道长度。
在10nm或以前的工艺中,沟道长度就是指芯片工艺,比如大家熟悉的XXnm。后来某些芯片代工大厂,不再严格遵循这一理论了,把XX工艺变成了数字营销游戏,但沟道长度依然是一个最重要的指标。
因为现在集成电路的功能越发复杂,晶体管越来越多,密度越来越大,这就要求在芯片上能够集成更多的电路,这就必然沟道越来越小,同时沟道长度越来越小的同时,开关的速度越快,芯片的性能也越来越高。
但在沟道长度不断缩小的同时,也带来了一个问题,那就是迁移率降低、漏电流增大、隧穿电流增大、功耗增加等,这也称之为短沟道效应。
如何在沟道长度变小的同时,也有着较好的特性,不至于带来较大的短沟道效应?近日,湖南大学团队有了一个新的研究成果。
他们实现了超短沟道的垂直场效应晶体管(VFET),沟道长度可以缩短到0．65nm,意味着芯片工艺,可以进入到1nm级别,目前这个研究的论文登上了《Nature Electronics》。
当然,目前这项技术更多的还是停留在实验室阶段,真正要走进生产车间,真正去实现1nm芯片的量产,可能还有一段距离,但不可否认的是,这一技术的实现,为生产1nm级别的芯片,带来了希望。
