3月2日,ASE、AMD、ARM、Google云、Intel、Meta(Facebook)、微软、高通、三星、台积电十大行业巨头联合宣布,成立行业联盟,共同打造小芯片互连标准、推进开放生态,并制定了标准规范“UCIe”。
UCIe标准全称为“Universal Chiplet Interconnect Express”(通用小芯片互连通道),在芯片封装层面确立互联互通的统一标准。该标准最初由Intel提议并制定,后开放给业界,共同制定而成。
据悉，UCIe 1.0标准定义了芯片间I/O物理层、芯片间协议、软件堆栈等,并利用了PCIe、CXL两种成熟的高速互连标准。
众所周知，随着行业、技术的变化,传统单一工艺、单一芯片的做法难度和成本都越来越高,亟需变革。为此,芯片巨头们在推动先进工艺的同时,也在全力开发新的封装技术,将多颗不同工艺、不同功能的小芯片,通过2D、2.5D、3D等各种方式,整合在一起,更灵活地制造大型芯片。
AMD目前的锐龙、霄龙处理器,Intel未来的酷睿、至强处理器,都是典型的小芯片。Intel Ponte Vecchio计算加速卡更是集大成者,4844平方毫米的空间内封装了多达63个Tile小芯片单元,使用五种不同的制造工艺,晶体管总数超过1000一个。
当然,以往的小芯片封装都是各家厂商自行其是,而新的UCIe标准规范,让不同厂商的小芯片互通成为可能,允许不同厂商、不同工艺、不同架构、不同功能的芯片进行混搭,x86、ARM、RISC-V集成在一起也将变成可能。
