【专利情报】华为下注堆叠封装技术要在手机业务东山再起!

德高行知情郎
关注

05芯片堆叠封装结构

专利摘要:

该专利为一种芯片堆叠封装结构(100)及其封装方法、电子设备(1),涉及电子技术领域,用于解决如何将多个副芯片堆叠单元(30)可靠的键合在同一主芯片堆叠单元(10)上的问题。

芯片堆叠封装结构(100),包括:主芯片堆叠单元(10),具有位于第一表面上的绝缘且间隔设置的多个主管脚(11);第一键合层(20),设置于第一表面上;第一键合层(20)包括绝缘且间隔设置的多个键合组件(21);多个键合组件(21)中的每个包括至少一个键合部(211),任意两个键合部(211)绝缘设置,且任意两个键合部(211)的横截面积相同;多个键合组件(21)分别与多个主管脚(11)键合;多个副芯片堆叠单元(30),设置于第一键合层(20)远离主芯片堆叠单元(10)一侧的表面;副芯片堆叠单元(30)具有绝缘且间隔设置的多个微凸点(31);多个微凸点(31)中的每个与多个键合组件(21)中的一个键合。

附图

背景技术与解决的现实问题

随着电子技术的发展,电子设备不断向小型化、集成化、超薄化的趋势发展,电子设备中的芯片堆叠封装结构也不得不向小型化发展。

为了使芯片堆叠封装结构小型化和集成化,堆叠封装(package on package,POP)将成为芯片堆叠封装结构的发展趋势。

堆叠封装,即同一芯片堆叠封装结构中,在主芯片堆叠单元上键合多个副芯片堆叠单元的结构。但主芯片堆叠单元与副芯片堆叠单元键合的可靠性,会直接影响芯片堆叠封装结构的性能,从而成为本领域技术人员研究的重点问题。

以主芯片堆叠单元上键合多个管脚间距差别较大的副芯片堆叠单元为例,例如、芯片堆叠封装结构中包括四个芯片堆叠单元,第一副芯片堆叠单元、第二副芯片堆叠单元和第三副芯片堆叠单元键合在主芯片堆叠单元上。第一副芯片堆叠单元的管脚间距小于lum,第二副芯片堆叠单元的管脚间距是 5um,第三副芯片堆叠单元的管脚间距是 40μm。

由于不同管脚间距的芯片对工艺的要求不同,采用的键合方法不同。管脚间距小的芯片需要采用集成度较高的键合方法,管脚间距大的芯片采用集成度较低的键合方法。因此,如何将多个副芯片堆叠单元可靠的键合在同一主芯片堆叠单元上,成为本领域技术人员需要解决的技术问题。

本申请实施例提供一种芯片堆叠封装结构及其封装方法、电子设备,用于解决如何将多个副芯片堆叠单元可靠的键合在同一主芯片堆叠单元上的问题。

06多芯片堆叠封装方法

专利摘要:

一种多芯片堆叠封装及制作方法,涉及芯片技术领域,能够解决多芯片的应力集中问题,能够以进行更多层芯片的堆叠。

该多芯片堆叠封装包括:沿第一方向堆叠设置的第一芯片(101)和第二芯片(102),其中所述第一芯片(101)内沿所述第一方向开设有第一导电通孔(31),所述第二芯片(102)内沿所述第一方向开设有第二导电通孔(32);设置于所述第一芯片(101)和所述第二芯片(102)之间的第一再布线层(21),且所述第一再布线层 (21)的两侧分别与所述第一芯片(101)的表面和所述第二芯片(102)的表面固定, 其中所述第一导电通孔(31)和所述第二导电通孔(32)通过所述第一再布线层(21)导通,所述第一导电通孔(31)和所述第二导电通孔(32)错开设置。所述多芯片堆叠封装及制作方法用于芯片的制造。

附图

背景技术以及解决的现实问题

随着电子通信行业的进步、5G(5Generation,第五代通讯技术)时代的来临,物联网(Internet of Things,IoT)及人工智能(Artificial Intelligence,AI)等科技产品蓬勃发展,人们对信息快速传输能力的要求不断提高,芯片架构也随着新市场一起发展。

一般的芯片的架构都是平面式的布局在电路板上,占用的面积大,需要的接口 多。相关技术中有一种高带宽存储器(High Bandwidth Memory,HBM)的技术可以将多个芯片堆叠封装起来。

其制成的多芯片堆叠封装可以满足多用户、高吞吐、低延迟、高密度的设备需求,先进的芯片架构在提升集成度的同时、能够使带宽不再受制于引脚的互连数量。在相关技术中的多芯片堆叠封装中,为了使多个芯片之间互连,需要在芯片内制作 TSV(Through Silicon Via,硅通孔),其原理是在硅晶圆上以蚀刻或激光方式钻孔,再以导电材料如铜、多晶硅、钨等物质填满,当多个芯片堆叠时,通过TSV的互连,使多个芯片之间实现互连。

但是,相关技术中的多芯片堆叠封装,在实际的应用过程中,TSV处的金属材料经过一段时间后会产生蠕变作用(固体受恒定的外力作用下,变形随时间而增加),多层之间的蠕变作用叠加,使垂直方向产生应力集中,导致出现分成开裂等缺陷。尤其是三层以及四层以上的芯片堆叠后受蠕变影响成倍增加。

本申请的实施例提供一种多芯片堆叠封装及制作方法,能够解决多芯片的应力集中问题,可以进行更多层芯片的堆叠。

【转载请注明德高行·知情郎】

       原文标题 : 【专利情报】华为下注堆叠封装技术要在手机业务东山再起!

声明: 本文由入驻OFweek维科号的作者撰写,观点仅代表作者本人,不代表OFweek立场。如有侵权或其他问题,请联系举报。
侵权投诉

下载OFweek,一手掌握高科技全行业资讯

还不是OFweek会员,马上注册
打开app,查看更多精彩资讯 >
  • 长按识别二维码
  • 进入OFweek阅读全文
长按图片进行保存