引领验证趋势，西门子EDA新品助力行业变革
在芯片设计复杂性与日俱增的当下，芯片验证工作正逐渐成为决定芯片项目成功与否的重要因素，有数据显示，高质量的验证流程可以将流片失败率降低至5％以下，而未经充分验证的设计流片失败率可能超过50％。
为了帮助用户打造高水准的芯片验证能力，作为验证领域的领军者，西门子EDA首创集成化统一平台Veloce CS 硬件辅助验证和确认系统，将硬件加速、企业原型验证与软件系统验证融于一体，为芯片验证工作提供强效助力。
系统性能飞跃式提升
为应对人工智能、机器学习与超大规模计算等快速增长的迫切需求，Veloce CS系统融合了硬件仿真加速、企业原型验证和软件原型验证，并且以强大的单机性能提升为核心亮点。
Veloce Strato CS相较前代产品在系统容量、性能及调试效率上分别实现4倍、5倍和5倍的飞跃。而作为企业原型验证平台的Veloce Primo CS则在上述三方面带来4倍、5倍和惊人的50倍提升。针对软件开发用原型验证的Veloce proFPGA CS，在容量、性能及调试效率上分别增长2倍、2倍和50倍，充分彰显出Veloce CS系统的卓越性能提升。
为何全新的Veloce CS系统能有如此巨大的提升呢？实际上，此次西门子推出的Veloce CS系统依托于两个先进的集成电路 （IC） ——用于硬件仿真的CrystalX加速器芯片，以及用于企业和软件原型验证的 AMD Versal Premium VP1902 FPGA 自适应 SoC。
CrystalX芯片采用了先进的2．5D堆叠技术和7nm工艺制程，从而实现Veloce Strato CS硬件系统在速度、调试、互联等特性的全方位提升。另一关键技术支柱VP1902自适应SoC，则是AMD公司最新的FPGA力作。AMD全球院士Alex Starr强调，AMD与西门子紧密协作，成功将AMD Versal Premium VP1902融入到Veloce系列CS系统中，显著增强了整体性能与可扩展性。
多重特性优化用户体验
除去整体性能的幅度提升外，Veloce CS系统在拓展性、协同性、能耗等方面也有优异的表现。
在可扩展性和系统构建方面，Veloce CS系统采用了先进的刀片架构设计，系统容量可从4000万门电路扩展至超过400亿门电路。Veloce proFPGA CS则支持从单个FPGA桌面板扩展至多刀片机架系统，每个机架最高可达40亿门设计容量。
Veloce Strato CS与Veloce Primo CS之间具备一致性，用户可在硬件加速与企业级原型验证间自由切换，双机并行运行可提高6至10倍生产力。同时西门子EDA配套提供了Veloce操作系统VPS，其高效编译、自动多FPGA分割、时序驱动性能优化以及先进实时调试等特性，极大简化并加速了用户的设计流程。
Veloce CS系统有别于其他同类型产品，其仅需普通风冷，系统功耗约为10kW／10亿门，整体功耗较以往降低2倍。Veloce CS系统还支持多用户、异构工作负载全天候同步运行于不同平台，提升研发团队效率达5至15倍，实现在同等能耗下大幅度提高研发产出速度。
西门子EDA：技术驱动发展
西门子EDA全球副总裁兼中国区总经理凌琳表示，西门子EDA秉持推动技术创新与行业发展的坚定信念，围绕技术演进、设计扩展与系统扩展的三大支柱战略，持续深化研发投入，优化人才知识结构，并强化与客户及产业生态伙伴的深度协同。
面对芯片设计日益复杂的挑战，西门子EDA积极应对技术节点演进，将AI／ML等前沿科技融入工具链，全力支持3D IC、Chiplet等技术的发展。在设计扩展层面致力于打造更易于使用、能应对大规模复杂设计的软硬件工具，推进高阶综合语言的应用，以及强化功耗管理能力，通过Veloce系列应用助力客户设计出更低功耗的芯片。
对于系统扩展这一方面，西门子EDA认为芯片作为复杂系统中不可或缺的部分，需具备高度的系统适应性和前瞻性设计考量。其一致性平台为此提供了有力支撑，使用户能够在早期阶段就精确预测芯片乃至整个SoC在大系统中的功耗表现、功能满足度，以及应对不同芯片定制化需求的灵活性。同时，西门子EDA积极响应全球去碳化趋势，深信通过优化芯片功耗，EDA能够成为推动社会低碳化进程的关键驱动力，未来将持续加大投入，为构建未来可持续发展的社会贡献力量。
结语
EDA验证是确保芯片设计质量、功能完整性和性能达标的关键环节，作为验证领域的专业公司，西门子EDA将矢志不渝提升创新力量、丰富技术版图，为全球芯片开发者带来前所未有的验证效率与精准度，推动芯片行业的技术进步与产业升级。
