前言：
今年一月，荷兰ASML公司成功研制出首台High-NA EUV光刻机，并在公众面前进行了首次开箱展示。
其创新技术能够将世界上最尖端的芯片制程由3纳米进一步缩减至2纳米，为全球半导体行业带来了划时代的突破。
此次成果的亮相，标志着半导体厂商正式开启了2纳米芯片量产的新纪元。
作者 | 方文三
图片来源 | 网 络
2纳米芯片技术储备不断完善
目前，整个半导体产业链的技术储备正在逐步优化，从设备制造商到材料供应商，再到芯片设计公司，各环节均在积极应对技术变革，以确保在2纳米芯片时代保持竞争力。
此前，业界普遍认为硅基芯片将在2纳米时代走向终结，而更先进的芯片将采用光子或碳基技术。
然而，高数值孔径技术的出现，有望延长EUV（极紫外光刻）光源技术的使用寿命，并减轻对刻蚀光波长的迫切需求。
全球最大光刻机厂商ASML已向美国英特尔公司交付了最新一代的[0.55数值孔径]EUV光刻工具，这将为2纳米制程工艺芯片的生产提供有力支持。
据《日本经济新闻》报道，佳能公司正致力于研发一种创新的纳米压印技术，该技术具有巨大的潜力，能够生产出2纳米级别的半导体。
因此，该技术有望在现有光源技术的基础上，实现2纳米制程及以上芯片的生产。
此外，被视为2纳米芯片工艺的核心技术——背面供电(BSPDN)技术也取得了显著进展。
三星电子正在开发的BSPDN技术已取得新突破，并计划提前应用于2025年的2纳米芯片工艺中。
英特尔同样在背面供电技术的研发上投入巨大，以期恢复其在制程技术领域的领先地位。
该公司计划将PowerVia与20A节点(2纳米)的RibbonFET(全方位栅极)晶体管相结合，通过采用BPD，预计将实现6%的性能提升(Fmax)、90%的单元利用率以及30%以上的电压降降低。
台积电已在N2研发出背面配电线路(backside power rail)解决方案，这一设计特别适用于高性能计算(HPC)应用。
与基线技术相比，背面线路预计将提升速度10%至12%，同时逻辑密度也将提升10%至15%。
在晶体管架构方面，据供应链消息，台积电计划采用GAA(全栅极环绕)技术来生产2纳米制程节点。
位于新竹科学园区的宝山P1晶圆厂最早将于4月份开始安装设备，而P2工厂和高雄工厂则计划于2025年开始生产采用GAA技术的2纳米制程芯片。
台积电：长期领先带来的稳定发展
台积电长期以来一直是全球晶圆代工的领头羊，其在先进制程技术上的投入和研发实力使其在行业中占据优势。
台积电已经宣布将在2025年推出2纳米制程技术，命名为N2，这一技术将采用GAAFET全环绕栅极晶体管技术，预计性能和功效将有显著提升。
台积电的优势在于其稳健的技术发展策略和对制程技术的深厚积累。
它倾向于在确保新技术成熟和可靠后再进行部署，这种方法有助于降低技术失败的风险，提高芯片产量和质量，确保客户满意度。
台积电的客户群体广泛，包括苹果、英伟达、AMD等，这些合作关系为其提供了稳定的订单和收入来源，有助于其在2纳米技术上的研发和量产。
作为全球晶圆代工厂领域的佼佼者，台积电在技术研发与产能布局方面均展现出卓越实力。
目前，位于新竹宝山的Fab20 P1厂即将于4月启动设备安装工程，为即将到来的2纳米芯片量产做好充分准备。
台积电已明确表示，包括宝山P1、P2及高雄在内的三座先进制程晶圆厂均计划于2025年实现量产目标。
此举引发了全球科技巨头的广泛关注，苹果、英伟达、AMD及高通等公司均积极寻求与台积电的合作，以确保获得足够的产能支持。
根据先前wccftech媒体的报道，苹果公司的iPhone、Mac、iPad以及其他相关设备将成为台积电首批采用2纳米工艺技术的用户。
苹果计划利用台积电的2纳米工艺技术来提升其芯片的性能，并降低功耗。这一技术革新有望在未来延长苹果产品的电池寿命，例如iPhone和MacBook。
在2纳米芯片的产能布局方面，台积电目前正积极建设两座2纳米芯片工厂。
三星：新结构方面会更有经验
三星电子是全球领先的半导体制造商之一，其晶圆代工部门在2纳米技术的研发上也表现出了强烈的竞争力。
三星已经收获了不少2纳米 AI加速器订单，包括来自日本AI巨头Preferred Networks Inc.（PFN）的订单，这显示了三星在2纳米技术商业化方面的决心和进展。
三星的2纳米级SF2工艺计划于2025年推出，预计将在功耗效率和性能上有显著提升。
三星的优势在于其垂直整合的业务模式，即同时拥有芯片设计和制造能力，这使得三星能够在内部协调设计和生产，快速响应市场变化。
此外，三星在3纳米制程上已经采用了GAA架构，这为其在2纳米技术上的进一步发展奠定了基础。
所以相对于台积电，三星似乎在新结构方面会更有经验，这也成为三星在2纳米制程中的节点的优势之一。
三星还通过提供全面的芯片制造服务，包括从芯片设计到生产和先进芯片封装的一站式服务，来吸引客户。
据韩国媒体ZDNet报道，三星已向客户和合作伙伴发出通知，自今年年初起，将其第二代3纳米制程技术正式更名为2纳米制程技术。
同时，三星宣布与一家未公开身份的公司达成了一项新的合作协议。
根据该协议，双方将在三星即将推出的2纳米节点上共同研发人工智能芯片，并已取得了初步的成功。
虽然目前该协议的具体细节尚未公开，但业界普遍认为，这一合作将使得三星的代工业务在未来的工艺技术上与台积电和英特尔等竞争对手展开激烈的角逐。
三星对其2纳米节点技术寄予了厚望。据相关报道，与第二代3纳米GAA设计相比，该节点在相同时钟频率下能够实现25%的效率提升。
此外，预计在保持相同功率水平的情况下，该节点的效率将提升12%，芯片的总尺寸将减少5%。
考虑到三星之前已经明确表示，其首批2纳米晶圆将主要针对智能手机市场，因此，这次新协议的签署很可能是三星最先进工艺技术在PC领域的首个重要合同。
有业内人士推测，这笔交易的目标客户可能是谷歌、微软或阿里巴巴等拥有超大规模数据中心的公司。
然而，尽管三星已经成功研发出[第二代3纳米]工艺，并将其更名为[2纳米]，并计划在今年年底前正式投入量产，但业界对此并不完全认同。
许多大厂更期待真正的2纳米技术的到来，并期待看到三星在工艺技术研发上的进一步突破。
三星计划在2025年首先在移动终端上实现2纳米制程芯片的量产，随后在2026年将其应用于高性能计算（HPC）产品，并在2027年进一步扩大到车用芯片领域。
英特尔：接着阻击接着抢市场
英特尔作为半导体行业的老牌巨头，虽然在10纳米制程上遭遇了挑战，但其在2纳米技术的研发上也展现出了强烈的反击意图。
英特尔宣布将在2024年底前生产下一代芯片，并已经开始推广其下一代Intel18A（相当于1.8纳米）工艺节点，这表明英特尔希望在2纳米技术的竞争中重回领先地位。
18A和N2均采纳GAA晶体管（RibbonFET）技术，但1.8纳米级节点预计将运用BSPND，即背面功率传输网络技术，该技术有助于优化功率和时钟表现。
20A制造技术预计于2024年投入应用，将引入RibbonFET环绕栅极晶体管及背面供电网络（BSPDN）两大创新技术，旨在达成性能提升、功耗降低及晶体管密度增加等目标。
同时，英特尔的18A生产节点旨在进一步巩固并拓展20A技术的创新成果，预计将在2024年底至2025年初提供更为显著的PPA性能改进。
按照英特尔的制程规划，其2纳米技术有望率先实现商业化应用。
英特尔的优势在于其在High-NA EUV光刻机方面的领先地位，该公司已经预定了多达6台新一代高NA EUV光刻机，这将为其提供更高的产能和更精细的曝光尺寸。
英特尔还在推进背面供电技术和RibbonFET的使用，这些技术预计将在2024年第一季度问世的芯片中得到应用。
在最近的Direct Connect活动中，英特尔宣布了其[4年5个工艺节点推进计划]，其中明确包括了2纳米芯片的发展节点。
该公司进一步强调了其目标，即在2030年之前成为全球第二大晶圆代工厂。
目前，英特尔已经公布了其2024年量产20A[2纳米]芯片的计划。
这款芯片将采用创新的RibbonFET晶体管技术，以取代传统的FinFET架构，并引入包括PowerVia在内的全新互连技术。
为了改善其代工业务的业绩，英特尔正在加快2纳米制程的研发进度。同时，该公司正致力于推动其代工业务的独立发展。
从2024年第一季度开始，英特尔的财务架构将分为两大板块：英特尔代工和英特尔产品。
这一举措标志着英特尔代工正式成为一个独立的运营部门，并将拥有自己的损益表。
高通：市场决定合作的脑袋
高通作为全球领先的无线通信技术公司，其在移动处理器市场具有重要地位。
虽然高通主要是无晶圆厂半导体公司（Fabless），不直接参与芯片制造，但它在选择代工厂商方面具有重要影响力。
高通的旗舰产品，如Snapdragon系列，一直是高端智能手机市场的首选。
在2纳米技术的竞争中，高通的策略是选择最佳的代工厂商来生产其设计的芯片。
高通可能会根据台积电和三星等代工厂商的技术进展、成本效益和供应链稳定性来决定其芯片的代工合作伙伴。
例如，有报道称高通计划在其下一代高端智能手机应用处理器中使用三星的[SF2]芯片，这表明高通在评估2纳米技术时，不仅关注技术性能，也关注成本和市场竞争力。
结尾：
2纳米制程技术已经成为全球半导体行业的新战场，各大厂商的竞争将推动技术的快速发展和广泛应用，为未来的电子产品和智能应用带来更加强大的性能和更高的能效比。
随着技术的不断进步和市场的不断扩大，2纳米制程技术无疑将成为未来半导体行业的重要里程碑。
部分资料参考：电子工程专辑：《巨头纷纷布局2纳米芯片》，全球半导体观察：《2纳米先进制程已近在咫尺》《全球2纳米晶圆厂建设加速》，界面新闻：《芯片巨头开战2纳米》
原文标题 : AI芯天下丨深度丨2纳米变成新战场
