芝能智芯出品
小芯片（Chiplet）技术的推动下，芯片设计领域出现了两种方法，自上而下和自下而上，逐渐成为两条分支。
● 大型垂直整合企业倾向于严格定义小芯片的插槽规格，以保持对市场的控制；
● 而众多初创公司、系统公司和政府机构则倡导自上而下的方法，期望小芯片开发人员能基于标准化互连探索更多创新选项。
两种方法的分歧引发了一场潜在的拉锯战，其根源在于各方对市场主导权、技术创新方向及商业利益的不同考量。
● 大型企业希望利用自身资源和技术优势，通过限定规格来确保产品的兼容性和稳定性，同时巩固市场地位；
● 而新兴力量则试图打破传统格局，通过推动标准化互连，激发更多的创新应用，拓展市场空间。
我们将从核心问题、解决方案和趋势建议两个角度展开分析，以帮助相关从业者理解当前行业中的挑战和机遇。
Part 1
两种方法的核心问题与分析
小芯片设计面临的关键挑战之一是如何合理划分使用这些小芯片的系统。这涉及到处理位置、数据存储位置以及数据在整个系统中的流动方式等复杂问题。
在决定将特定功能放置于中央计算机、AI 加速器、GPU 还是专用加速器上，以及选择片外或片上存储器时，需要综合考虑多种因素，包括功率、性能和热量模型等。这些因素相互关联，一个决策的变动可能对整个系统的性能和效率产生重大影响。
建模问题是小芯片设计中的另一个重要挑战。其复杂性体现在多个方面，根据芯片是内部开发还是由第三方开发，建模需求和难度会有很大差异。
在垂直整合模式下，企业可以同时掌控应用程序和半导体，优化两者关系，但在涉及第三方芯片时，就需要考虑互操作性问题，这需要建立统一的标准和协作机制。
模型的类型多样，包括性能建模、热分析模型等，每种模型在芯片设计的不同阶段都发挥着关键作用。例如，性能模型用于架构设计初期的决策，而热模型则对封装设计至关重要，因为它决定了散热器的数量和布局等。
此外，建模过程是动态的，随着技术发展和设计经验的积累，模型的成熟度和使用方式不断演变，这对 EDA 工具提出了更高要求，需要其能够适应并利用这些变化进行更精细的分析。
用简单的话来说，如何高效划分功能模块是关键，涉及计算任务的分布（如GPU、AI加速器、存储器位置等），还需要考虑跨芯片通信的数据流优化。目前主要面临以下问题：
● 功耗与热管理不足：多芯片集成使热量管理变得更加复杂，需要专门的热模型支持。
● 性能建模不够细化：现有工具缺乏对动态跨芯片通信的详细模拟，导致性能瓶颈难以预测。
● 数据流的安全性和可靠性：跨芯片边界的通信增加了被攻击的风险，同时需要额外的软件堆栈监控数据完整性和安全性。
垂直整合的自上而下方法和开放创新的自下而上方法正在拉锯。垂直整合的厂商（如英特尔、AMD）更关注优化产能和性能，而开放创新推动者（如初创公司、学术机构）试图通过标准化推动更灵活的设计生态。
这两种方法均存在不足：
● 自上而下方法的挑战：过度依赖内部资源，忽视了与第三方IP的协作潜力，导致灵活性和生态扩展能力不足。
● 自下而上方法的挑战：标准化尚未成熟，互操作性难以保证，使得第三方IP整合的成本和技术门槛较高。
开放标准（如UCIe）和标准化的建模语言（如Chiplet数据可扩展标记语言）正在逐步发展，芯片模型的标准化程度较低，这是实现芯片即插即用的主要障碍之一。
OCP 和 JEDEC 等组织正在努力定义芯片模型，但仍处于起步阶段。不同公司有各自的设计和开发流程，导致难以实现通用的即插即用芯片。
在连接标准方面，SerDes 或 PCI Express 已有一定标准化，但小芯片的定义尚不明确。
此外，模型在不同工具间的转移也存在困难，尽管引脚级精确模型和纯功能模型在一定程度上有助于解决问题，但要实现更广泛的工具兼容性，仍需要行业在标准化方面做出更多努力。
● 模型多样性：性能、功耗、热管理等模型的种类繁多，但尚未实现全面集成和标准化。
● 交付成果的复杂性：封装设计、寄存器定义、物理建模等工作依赖不同的工具链和格式，增加了开发难度。
Part 2
怎么才能做好？推动标准化与协作
为推动芯片设计的发展，行业内各方应加强协作。
大型企业可与初创公司、系统公司等分享经验和技术，共同探索标准化互连的最佳实践，促进芯片的互操作性。例如，共同参与标准制定组织的活动，制定统一的接口规范和模型标准，以降低芯片集成的难度。
同时，企业之间可以开展联合研发项目，针对小芯片面临的系统划分、建模等难题进行攻关，实现资源共享和优势互补要实现Chiplet设计的全面发展。
首先需要标准化的生态支持：
● 标准化建模工具链：加速采用UCIe和开放计算项目(OCP)推动的建模标准，确保不同芯片供应商之间的互操作性。
● 统一的模型语言：开发跨领域的通用模型语言（如CDXML），支持多芯片设计的即插即用和兼容性分析。
● 行业联盟：推动行业形成更广泛的合作机制，涵盖从EDA工具厂商到系统集成商的全产业链参与。
芯片设计方面，不断优化芯片架构，提高芯片性能和能效，同时关注新兴技术如 3D 芯片集成带来的机遇和挑战。
在 EDA 工具领域，研发更先进的工具来支持复杂的建模需求，提高模型的准确性和动态适应性，开发能够自动优化系统划分的工具，以及能够更好处理不同类型模型之间转换和协同工作的 EDA 软件。
芯片架构师和开发团队需要更加灵活和高效的工具支持：
● 自动化热管理工具：通过EDA工具更精准地分析热流和功耗动态，为设计团队提供实时反馈。
● 动态建模能力：提升性能建模的实时性和精度，支持从架构级到实现级的多层次优化。
● 模块化设计流程：以模块化的建模和验证为核心，让芯片开发者专注于创新而非重复的集成工作。
Chiplet的芯片的成功应用需要平衡安全性与性能优化，开发内置的安全监控模块，对跨芯片通信进行持续性加密和完整性验证。
结合AI和机器学习技术，优化跨芯片的数据流动态分布，提升整体系统性能。特别是在汽车领域，OEM厂商和一级供应商应推动模块化设计适配特定场景，如自动驾驶计算平台、车载娱乐系统等。
这不仅可以提高资源利用率，还能快速响应市场变化。芯片设计的自上而下与自下而上的方法不仅是技术之争，更是行业生态和商业模式的深刻对话。
在这一过程中，小芯片（Chiplet）技术有望成为连接不同方法论的桥梁。通过加速标准化建设、优化工具链、聚焦安全与性能，半导体行业将能更高效地实现技术突破与商业落地。
小结
未来的芯片设计将更注重跨领域协作与场景化创新，以推动芯片技术在汽车、数据中心、消费电子等领域的全面进化。
原文标题 : Chiplet芯片设计：自上而下vs自下而上两种技术路线
