电子产品：我们对高频的时钟源分析：晶体／CLKS／CPU／MCU的数据驱动及数据通讯信号对辐射的问题我在前面的文章中有进行分析；《电子产品＆设备：EMI的分析与设计技巧》参考时钟源－CLKS的设计法则解决EMI－辐射问题；
我将时钟源－CLKS的分析数据提供参考；
注意：CLKS频率的谐波分量是特征频率的倍数关系；信息数据不同接口的CLKS工作频率差异比较大，其高次谐波的辐射能量与工作载体有关！
A．对于连续等距噪声频谱；假如差为14MHz，此表示出有一个14MHz的Clock信号所造成，或者是经过除频后有14MHz的信号产生！如下图：
B．对于非连续CLKS的噪声频谱是我们分析的重点：
参考如下测试EMI－辐射测试Data
上图的测试Data 裕量不足及超标的点分别为 296MHZ，892MHZ；我们再研究其测试的曲线超标的频点！基本可知此超标的点为CLKS－时钟源引起！
在进行数据分析前；我们注意先要了解产品或设备的应用范围及产品实施功能的基本单元电路；再进行分析产品的测试场景＆外接的产品功能及接口！！
通过我分析汇总下面的／对信息类产品有：LVDS，HDMI，VBV，DDR（SDRAM）数据通讯CLKS的Data我们就能得到答案！！！
举例分析－我们对信息类产品及设备（比如：TV产品）
1．TV类显示屏通用的差分频率为120MHZ－165MHZ；典型值＝148．5MHZ（驱动屏规格要求）；LVDS的通用通讯CLKS＝148．5／2＝74．25MHZ；因此对于通用的LVDS差分信号线其特征频率＝74．25MHZ左右；
2．VBV为TV的全数字信号（比如60HZ／4K分辨率）其特征频率＝594MHZ；
3．HDMI为信息设备的数字信号接口（比如60HZ／4K分辨率）其特征频率＝594MHZ
4．HDMI如果其信号源（108Oi／1080P／720P／480i）其特征频率可能为：74MHZ左右
5．SDRAM／DDR等数据通讯CLKS多为系统外部晶振的倍频关系；其特征频谱曲线相对简单；比较容易推断！
我们先了解上面的EMI测试曲线图是TV产品通过其通用的产品接口：USB，HDMI接口连接外部设备或者产品内部的LVDS连接线产生的EMI辐射超标；通过简单的方法（逐个插拔验证产品的接口连接线）就可以进行初步的分析判断；
产品通过验证图示的EMI超标为HDMI连接设备超标；
HDMI由于其信号源的差异其CLKS的特征频率会有差异；假如其特征频率＝74MHZ
则 296MHZ／74MHZ＝4 即为 4次 谐波分量
则 892MHZ／74MHZ＝12即为 12次 谐波分量
…可以推荐运用上面的参数进行假定 如果对产品及系统了解也可以直接知道其特征频率情况！
通过上面的CLKS的特征频率参数的分析：
对于其CLKS特征频率较高时；对高频时钟源的展频技术是比较好的方法！
对于简单的时钟源晶体频率较低时；其通过布局布线及RC调整信号幅度就OK！
C．对于有些EMI－辐射的问题我们优化PCB会带来系统成本上的优化！我们60％的EMC的问题都和PCB设计息息相关！
对于上述描述的时钟系统一般为高速PCB信号走线的应用范畴！（CLKS需要高的工作频率）需要关注点如下：
1：高速信号（CLKS）信号走线屏蔽设计技巧
在高速的差分信号（PCB）设计中：通讯，高速数字接口；时钟源CLKS等关键的高速信号线，走线设计进行屏蔽处理，如果没有屏蔽或只屏蔽了部分，都会造成EMI的泄漏！技巧：建议屏蔽线，每1000mil，打过孔接地。
2：高速信号的走线闭环＆开环Issue
TV及信息数据类的PCB板的密度一般比较高，很多PCB 设计师在布线的过程中，很容易出现一种失误：即时钟信号等高速信号网络，在多层的PCB走线的时候产生了闭环的结果，这样的闭环结果将产生环形天线，增加EMI的辐射强度。
技巧：高速信号线镜像回流法则！
高速信号的走线开环问题
上面分析2：中提到高速信号的闭环会造成EMI辐射，然而开环同样会造成EMI辐射！
时钟信号等高速信号网络，在多层的PCB走线的时候一旦产生了开环的结果，将产生线形天线，增加EMI的辐射强度。
技巧：高速信号线镜像回流法则！
3：高速信号的特性阻抗连续性原则
高速信号，在层与层之间切换的时候必须保证特性阻抗的连续，否则会增加EMI的辐射！技巧：同层的布线的宽度必须连续，不同层的走线阻抗必须连续。
4：高速信号线设计的布线方向原则
相邻两层间的走线必须遵循垂直走线的原则，否则会造成布线间的串扰，增加EMI辐射。技巧：相邻的布线层遵循横平竖垂的布线方向，垂直的布线可以抑制线间的串扰。
5：关键IC（DDR／SDRAM）＆主控IC（CPU／ARM）设计中的电源与地线的拓扑结构
在高速信号PCB设计中，线路板特性阻抗的控制和多负载情况下的拓扑结构的设计，直接决定着产品的成功与否。
技巧：菊花链式拓扑结构，一般用于几MHZ的情况下为好；高速PCB设计中建议使用后端的星形对称结构。
6：走线长度的谐振问题
检查信号线的长度和信号的频率是否构成谐振，即当布线长度为信号波长1／4的整数倍时，此布线将产生谐振，而谐振就会辐射电磁波，产生干扰。
所有的高速信号必须有良好的回流路径。技巧：尽可能地保证时钟CLKS等高速信号的回流路径最小。否则会极大的增加辐射，并且辐射的大小和信号路径和回流路径所包围的面积成正比。
7：关键IC或主控IC器件的退耦电容设计应用细节
退耦电容的摆放的位置非常的重要。摆放不合理根本起不到退耦的效果。
技巧：靠近电源的管脚，并且电容的电源走线和地线所包围的面积最小。
CLKS问题总结与设计技巧：
PCB的设计优先进行实施；最大限度从PCB上减小EMI和增加系统的可靠性！
由时钟源－CLKS引起的EMI－辐射的问题；
推荐设计技巧：
小系统RC 滤波（减缓信号的边沿转换率）；大系统展频技术！
如果方案实施部分受限时：上面的测试Data实验例，可以通过对HDMI线缆的屏蔽（360度搭接地）解决超标问题！细节请参考：我的公众号往期文章－
电子产品：为什么说－连接线电缆的EMI问题重要！
还有大部分的高频EMI辐射案例是可以通过上面的PCB－7条设计技巧进行优化！
更多技术设计应用及技术交流；请关注公众号
《电子产品＆设备：EMI的分析与设计技巧》
更多应用细节＆ EMC知识参考文献设计：
任何的EMC问题及疑难杂症；先分析再设计才是高性价比的设计！
实际应用中电子产品的EMC涉及面比较广；我的系统理论及课程再对电子设计师遇到的实际问题进行实战分析！先分析再设计；实现性价比最优化原则！
