表2 板边不同位置介厚偏差
由于半固化片含胶量差异会导致拼版不同位置处介厚差异，从而导致不同位置的阻抗差异，为分析含胶量导致的介厚差异对阻抗的影响，采用软件进行模拟计算，其结果如图7所示。由图可知，流胶导致的介厚差异对外层线路（单端线和差分线）阻抗值的影响比内层线路更大（如106 PP，板边25 mm处外层单端线阻抗比板中间低3．2 Ω左右，而内层单端线阻抗只比板中间低1．6 Ω左右）；且含胶量越高，不同位置阻抗差异越大（如采用106、1080和3313 PP时，板边25 mm处外层差分线阻抗值分别比板中间小3．6 Ω、2．0 Ω和1．5 Ω左右）；同时，当信号线距板边大于50 mm时，与板中间的阻抗差异明显小于板边25 mm处，且随着距离的增大其阻抗差异值变化不大。
3．3 介电常数差异及其对阻抗一致性的影响
PCB所用半固化片主要由树脂、玻璃纤维等组成，其介电常数（ε）主要取决于树脂的介电常数（εr）和玻纤的介电常数（εg）及其所占体积比，其计算公式为：
ε＝Vr×εr＋Vg×εg＝Vr×εr＋（1－Vr）×εg＝（εr－εg）×Vr＋εg
由上式可知，半固化片的介电常数与含胶量成线性关系，由前文可知，106和1080半固化片由于板边流胶量较大，距板边25 mm处介质层含胶量比板中间区域低5％－10％，由于树脂的介电常数比玻纤小很多，因此板边的介电常数比板中间区域更大。
对于本试验所采用半固化片，树脂与玻纤的介电常数约为3．0和6．0，结合前文板边不同位置与板中间厚度偏差值（表2），可计算出拼版不同位置由于流胶带来的介电常数差异，其结果如表3所示。由表可知，5％含胶量偏差会导致板边的介电常数偏高约0．12，10％含胶量偏差会导致板边的介电常数偏高约0．22。
表3 距板边不同距离处Dk值
由于不同含胶量的PP压合后的流胶差异会导致板边介电常数偏大，从而导致近板边的线路阻抗值比板中间更小。为研究PP流胶导致的介电常数偏差对阻抗的影响，采用软件进行了模拟计算，其结果如图8所示。由图8A和8B可知，对于内层单端线，板边25 mm处的阻抗较板中间低0．3～0．7 Ω；距板边50 mm以上时，与板中间阻抗差异在0．3 Ω内。对于外层单端线，106 PP压合后板边25 mm处与板中间阻抗差约为1．1 Ω，而1080和3313的差异相对较小，约为0．6 Ω；由图8C可知，对于不同含胶量的PP，板边25 mm处内层差分线阻抗值与板中间差异在0．6～1．5 Ω之间；距板边50 mm处的差分线的阻抗值与板中间差异约为0．3～0．6 Ω。由图8D可知，对于106和1080 PP，距板边25 mm处差分阻抗值与板中间差异为1．1～1．9 Ω，3313约为0．8 Ω左右。
试验表明，不同含胶量PP的流胶差异会导致板边与板中间的介电常数差异，进而导致板内不同位置处阻抗差异，且其对外层线路的阻抗影响要大于内层线路，含胶量越高不同位置阻抗差异越大。当传输线位置距板边大于或等于50 mm时，板边和板内阻抗差异明显小于板边25 mm处，且随着距离的增大其差异值变化不大。
3．4 铜厚均匀性及其对阻抗的影响分析
（1）内层铜厚
对于内层线路，影响铜厚均匀性的因素主要有干膜前处理和棕化段的微蚀作用，通过测试干膜前处理及棕化后板面不同位置处减铜量可知（图9），经过干膜前处理和棕化后，拼版不同位置处减铜量差异在0．5 μm以内，且减铜量与其距板边的距离无明显关系。采用阻抗软件计算内层铜厚偏差对阻抗的影响，其结果如图10所示。由图可知，当内层铜厚差异为0．5 μm时，内层单端线阻抗值相差0．15 Ω左右，内层差分线阻抗值相差0．3 Ω左右。因此，内层铜厚对不同位置阻抗差异的影响在0．5 Ω以内。
（2）外层铜厚
对于外层线路，电镀参数、图形设计（孤立线、残铜率）等会影响不同位置处铜厚均匀性。图11为不同残铜率模块在相同参数下电镀后距板边不同距离处铜厚测定结果，由图可知，板面残铜率对图镀铜厚有很大的影响，在同一拼版内，低残铜率区域图镀铜厚大（20％残铜率比50％残铜率镀铜厚度大15 μm）。同时，残铜率相同时，距板边越近图镀铜厚越大（板边25 mm处铜厚比板中间大3．5～7．5 μm）。而铜厚差异会影响拼版阻抗一致性，图12为软件模拟计算不同铜厚偏差对阻抗的影响，由图可知，当板边铜厚比板中间大5 μm时，板边单端微带线阻抗会偏小0．35 Ω左右，差分微带线阻抗会偏小1．4 Ω左右。因此，外层铜厚差异会导致拼版不同位置单端阻抗偏差0．3－0．8 Ω，差分阻抗偏差0．8－2．7 Ω。
3．5 蚀刻线宽差异及其对阻抗的影响分析
众所周知，线宽控制是影响PCB阻抗控制精度的重要因素。对于内层线路，影响拼版不同位置线宽均匀性的主要因素是曝光方式的选择［5］、显影及蚀刻线均匀性。对于外层线路，由于电镀铜厚均匀性问题，线宽控制相对困难，影响不同位置线宽均匀性的因素有曝光、铜厚和蚀刻等。
图13为0．5 oz和1 oz的芯板经内层图形转移后的线宽测试结果，由图可知，0．5 oz基铜时距板边不同距离处线宽差异在2．5 μm左右；而1 oz基铜时靠近板边处线宽比板中间区域偏小0～5 μm。对于内层单端线，板边线宽偏小5 μm会使得其阻抗值偏大0．8 Ω左右；对于内层差分线，板边线宽偏小5 μm会使得其阻抗值偏大1．8 Ω左右。
图14为0．33 oz基铜经板镀和图形电镀后蚀刻线宽测试结果，由图可知，不同残铜率下，距板边25 mm处线宽比板中间大5～15 μm；残铜率越低，蚀刻后板中间区域线宽相对较小。试验板制作前SES线蚀刻均匀性已调整至3％以内，板面不同位置蚀刻量差异较小，出现上述线宽差异的主要原因是电镀边缘效应导致板边铜厚大于板中间（如图11），从而导致蚀刻后线宽偏大。蚀刻线宽差异会影响拼版阻抗一致性，通过软件模拟计算得知，当板边线宽比板中间偏大5 μm时，会导致外层单端线和差分线阻抗偏小0．7 Ω和1．2 Ω左右；而当板边线宽比板中间偏大15 μm时，板边外层单端线和差分线阻抗会比板中间分别偏小1．9 Ω和3．4 Ω左右。
4 结论
通过以上试验和分析，对影响PCB阻抗一致性的主要因素及各因素影响强弱有了直观的认识，主要结论及改善建议如下：
（1）当线路距板边小于25 mm时，线路阻抗值比板中间偏小1～4 Ω，而线路距板边大于50 mm时阻抗值受位置影响变化幅度减小，在满足拼版利用率前提下，建议优先选择开料尺寸满足阻抗线到板边距离大于25 mm；
（2）影响PCB拼版阻抗一致性最主要的因素是不同位置介厚均匀性，其次则是线宽均匀性；
（3）拼版不同位置残铜率差异会导致阻抗相差1～3 Ω，当图形分布均匀性较差时（残铜率差异较大），建议在不影响电气性能的基础上合理铺设阻流点和电镀分流点，以减小不同位置的介厚差异和镀铜厚度差异，从而提高阻抗一致性；
（4）半固化片含胶量越低，层压后介厚均匀性越好，板边流胶量大会导致介厚偏小、介电常数偏大，从而造成近板边线路的阻抗值小于拼版中间区域；
（5）对于内层线路，拼版不同位置因线宽和铜厚导致的阻抗差异较小，对于外层线路，铜厚差异对阻抗的影响在2 Ω内，但铜厚差异引起的蚀刻线宽差异对阻抗亦有很大的影响。
参考文献
［1］ 唐万明， 黄华． 高速PCB高精度特性阻抗设计［J］． 数字通信2014， 41（4）： 59－62．
［2］ 吴均， 王辉， 周佳永． Cadence印刷电路板设计［M］． 北京： 电子工业出版社， 2012．
［3］ 袁欢欣， 苏藩春． 印制电路板微电阻及特性阻抗的精度控制［J］． 印制电路信息， 2009，11：51－57．
［4］ 王红飞，陈蓓． 含胶量对介质厚度均匀性及阻抗控制的影响［J］． 印制电路信息， 2012， S1： 174－179．
［5］ 何思军． PCB特性阻抗控制精度探讨［J］． 印制电路信息， 2006， S1： 214－219．
end
文章都看完了，还不点个赞
