2020年7月，JEDEC固态技术协会正式发布了新的主流内存标准DDR5 SDRAM的最终规范，这意味着新一轮的内存升级换代又要开始了！
自上一代DDR4内存标准的问世到现在，已经历了9年，有数据显示目前DDR4标准产品在服务器和PC领域的渗透率都已经超过了95％，按照摩尔定律或者其他技术预测，新一代的DDR内存标准早该驾到了，由此足见在内存领域技术进步的边际成本是越来越高。
好在DDR5这把“磨”了近十年的“剑”并没有让大家失望，从JEDEC协会公布的信息来看，与上一代标准相比，DDR5将主电压从1．2 V降低至1．1 V，最大芯片密度提高了4倍，最大数据速率提高一倍，突发长度增加一倍，存储单元组数增加一倍。可以说在速度、容量、能耗和稳定性等方面，DDR5都来了一次全面的提升。
图1：不同DDR内存标准之间的比较 （资料来源：JEDEC）
DDR5标准推出之后，Micron等内存及模块制造商都已经积极行动起来，陆续推出了相关的样品，为即将到来的新一波内存升级潮积极备战。按照以往的经验，2021年DDR5将最先进入服务器市场，之后伴随着工艺稳定和产能爬坡，再逐渐向PC和消费电子等领域渗透。但不管怎么说，这个进程已经启动。
当然，在一轮技术热潮到来之际，在做出“追不追，以及怎么追”等决定之前，既要做到知其然，还要知其所以然，因此今天我们就来看看，DDR5这性能提升背后，究竟暗藏着哪些技术玄机。
DDR5升级背后的技术玄机
数据存储容量和速率是衡量DDR标准代际之间差异的核心指标，在提升此核心性能方面，DDR5放出了以下这些大招儿：
增加整体Bank数量
当存储器密度增加时，需要扩展Bank的数量来应对。DDR5标准中每个Bank组中的Bank数量（4个）保持不变，而将Bank组的数量增加一倍，达到了4或8个。通过允许在任意指定时间开启更多分页，并增加高页面点击率的统计概率，来提高整体的系统效率。增加的Bank组通过提高使用短时序的可能性来减轻内部时序限制。
增加数据突发长度
DDR5将缺省的数据突发长度（Burst Length）从DDR4标准的BL8增加到了BL16，这样就提高了命令／地址和数据总线的效率。也就是说，相同的CA总线读写事务可以在数据总线上实现两倍的数据量，同时限制在同一Bank内受到IO／阵列时序限制的风险。突发长度的增加也可减少相同的64B缓存线数据负载存取所需的IO数量，减少存取特定数据量所需的命令，这对于功耗的控制十分有利。
特别值得一提的是，数据突发长度的增加可以让DDR5 DIMM模块实现双子通道的架构，提高整体的通道并行能力、灵活性和数量，进而优化内存整体的能效。
增加新的命令
在以往DDR SDRAM标准的ALL－BANK REFRESH 命令（REFab）基础上，DDR5增加了SAME－BANK REFRESH （REFsb） 命令。SDRAM在刷新 （REFRESH）之前，需要准备刷新的Bank处于idle（闲置）状态，且这些Bank在刷新命令期间无法继续后续的写入和读取活动。因此在执行REFab刷新命令前，必须确保所有Bank均处于闲置状态，以3．9μs一次计算，一个16Gb DDR5 SDRAM 器件，其持续时间为295ns。
而新增加的REFsb在发出命令之前，每个Bank组中只需一个Bank闲置即可，其余的在发出REFsb命令时不需闲置，对非更新Bank的唯一时序限制为 same－bank－ refresh－to－activate 延迟。REFsb命令以细粒度刷新 （FGR） 模式发出，每个Bank平均每1．95μs接收一次REFRESH命令，这样一个16Gb DDR5 SDRAM器件的REFsb 持续时间仅130ns。
有模拟分析数据显示，使用REFsb系统效能处理量比使用REFab时提高6％至9％；REFsb将刷新对平均闲置延迟时间的影响从11．2ns缩短到了5．0ns。
基于上述这几个方面的优化，DDR5在性能上实现了明显的提升。图2展示了，在规定的测试条件下，DDR5与DDR4相比在数据速率上的优势。
