这些年来,台积电和三星这两位老对手一直在芯片工艺制程方面你追我赶,都想抢占3nm芯片的市场高地。
但可惜的是,这次他们似乎不约而同的困在了“瓶颈期”。近日,据外媒报道,台积电和三星在3nm制程工艺方面的研发均遇到了挑战,陷入了不同的关键技术难题,研发进度也不得不推迟。
3nm成为竞争关键点 据台积电CEO魏哲家此前透露,台积电的3nm工艺仍将采用成熟的鳍式场效应晶体管技术(FinFET)。而三星却打算另辟蹊径,将采用环绕栅极晶体管技术(GAA)进行3nm工艺制程的研发,3nm俨然已经成为两者决胜的主战场。
那么,他们为什么要选择3nm一决胜负?还需要从去年说起。
2019年,三星7nm EUV技术得到了改善,随后借此压低价格,抢走了原属于台积电的部分订单和客户(包括英伟达和IBM)。尽管如此,三星还是无法在7nm上超越台积电。无奈之下,三星只能将目光放在下一代先进制程。
但是,它选择的却不是5nm。 原因也不难分析,台积电从去年中上旬开始大批量产5nm芯片,而三星在去年中旬才完成韩国华城5nm生产工厂V1的建设工作,目前尚未实现大规模生产。由此可以看出,三星在5nm进度上暂时落后台积电一些,并且三星还将错过首批5nm工艺的芯片订单大潮,损失巨大。 因此,目前台积电在各方面都位于制高点,步步落后的三星只能寄希望于下个制程工艺——3nm。
三星凭什么“弯道超车”?
5nm之争中落后的三星竟然有底气在3nm战场中超越台积电,原来早已准备好了“杀手锏“。
此前,三星曾宣称3nm工艺时代不再使用FinFET晶体管,而是使用全新的晶体管结构——GAA(Gate-All-Around环绕栅极)晶体管,通过使用纳米片设备制造出了MBCFET(Multi-Bridge-Channel FET,多桥-通道场效应管),该技术可以显著增强晶体管性能,主要取代FinFET晶体管技术。
现在,各厂商的芯片先进制程大多采用立体结构,也就是鳍式场效应晶体管技术(FinFET)。该结构的通道是竖立的,被闸级重重包围,看起来形状很像鱼的鳍部。并且该结构可以在闸极偏压时有效调控通道电位,开关特性也因此得到改良。
但是,FinFET在经历7nm后,深宽比(aspectratio)不断拉高,已经让前段制程逼近物理极限。如果再继续用FinFET技术进行微缩,芯片的内部结构会出现一些问题,并且电性的有效提升效果很可能大不如前。
为了解决上述问题,环绕栅极晶体管技术(GAA)才由此诞生。GAA调整了晶体管的尺寸,以确保栅极也位于通道下方,而不仅仅在顶部和侧面。这允许GAA设计垂直堆叠晶体管,而不是横向堆叠晶体管。据悉,GAA架构可更精准地控制信道电流,同时还能缩小芯片面积、降低耗电量。
根据三星给出的数据,下一代GAA晶体管可以提高30%性能、减少45%面积、降低50%的能耗,堪称三星决胜3nm的杀手锏。
决胜3nm面临的挑战 对于芯片来说,缩小制程会让晶体管栅极变窄,可以大大降低功耗,但同时也会成倍增加集成难度和研发成本。
3nm是一个逼近物理极限的节点,将芯片制程微缩至3nm以下后,如何让芯片内部信号有效传递是一大关键;设计完成后,如何确保验证和仿真流程的时间成本不会大幅增加,也是芯片设计的一大挑战;此外,在做出更小的线宽线距之后,量产和良率拉抬也是非常困难的事。以上问题都需要制程技术的不断优化,3nm以后可能会出现多种新型互连技术,用以解决上述问题。
与此同时,芯片制程工艺缩小到3nm后,所采用的新型晶体管也是新的挑战。进入3nm时代后,意味着电子元器件将开始更新换代,代工厂也将对新型晶体管展开大幅度投入。尽管目前三星、英特尔等巨头都将GAA纳入计算范围,但是想要在在3nm初期阶段就采用新型晶体管,还需要考虑市场能否接纳这种大批量的更新换代。
不止是新型晶体管,甚至原材料也将发生剧变。
此前,台积电曾表示,在材料方面,III-V族材料可以提升晶体管的速度,也有可能会代替传统的硅作为晶体管的通道材料。并且据相关报道称,III-V化合物还可以取代FinFET上的硅鳍片。这是因为III-V族化合物半导体没有明显的物理缺陷,而且跟目前的硅芯片工艺相似,很多现有的技术都可以应用到新材料上。此外,GAA工艺还需要导入新材料InAsGe nanowire and Siliconnanowire,这会导致制程技术难度大大增加,尤其是在蚀刻部分。 与以上内容相比,设备上的挑战似乎看起来就没那么难了,但也不容忽视。
当芯片工艺进入3nm后,与之相关的EUV技术也将随之改变。据悉,3nm EUV也许会采用多重曝光的方式,或将分为三个方向:第一、把单次曝光的工程系数维持为0．29;第二、联合两次曝光(LELE技术)和把工程系数改为0．39的曝光技术;第三、利用三次曝光(LELELE)技术),EUV曝光设备(EUV scanner)需要再次改良。因此,EUV曝光技术的研发必不可少。
与此同时,当前EUV的产业链也不够完善,而Pellicle薄膜、EUV掩膜、光源功率以及检测掩膜的缺陷等都将影响EUV技术在先进工艺上的使用。
编辑寄语: 在科技行业,得芯片者,得“天下”。先进制程竞争的背后,更是各大芯片公司之间的竞争。
尽管三星声称将在3nm超越台积电,但是实际情况如何还需静候局势发展。台积电2021年计划拿下ASML超过三分之一的供货,EUV光刻机台数预计将达55台,而三星2021年计划购入的EUV光刻机还不到25台。因此,从初步产量上来说,三星想要反超台积电还是有一定难度。但是三星壕掷7900亿元用于弥补此差距后,胜负依然难料。
并且3nm也不是先进制程的终点,台积电对于下一步的2nm工艺制程也早有部署。据报道,台积电计划采用多桥通道场效应晶体管技术(MBCFET)用于2nm工艺。 道高一尺,魔高一丈。想要真正实现“弯道超车”,三星还需经历多重挑战。
