释放数据要素价值！这场会带您把握数据产业发展新态势
设计、制造和封装是集成电路产业链的三个主要环节。随着芯片算力的不断提升，遵循摩尔定律的制程微缩工艺导致短沟道效应以及量子隧穿效应带来的发热、漏电等问题愈发严重，且规模不经济逐渐显露。而由先进封装技术持续迭代带来的系统级微缩，正成为除晶体管体积微缩之外、大幅提升芯片性能的重要途径。
推荐阅读：
半导体专题系列①：全球半导体与集成电路产业发展简析
半导体专题系列②：半导体产业发展的五大预判
01
封装产业市场规模模
结构性变化是封装产业发展主要推动力，主要体现在两个方面：一是先进封装占比不断上升。据Yole数据显示，近十年全球封装产业规模由2012年的474亿美元逐渐增长到2021年的777亿美元，年均复合增长率达5.5%。其中，随着摩尔定律持续推进带来的规模经济性边际减弱，叠加5G、物联网和人工智能等新产品的快速迭代，推动3D、SiP、POP、Chiplet等为先进封装技术发展快速，2021年全球先进封装产业规模达350亿美元、占全球封装产业规模的45%。
图1：近十年全球封测产业规模及增长率
来源：火石创造
根据公开资料整理二是我国封装市场规模占全球比重持续上升。受制造成本、产业链完整度和应用市场潜力等多重因素影响，2000年以来全球半导体正进行以中国为目的地的第三次产业转移，其中我国封装产业规模由2012年的1035.67亿元逐渐增长到2021年的2763亿元，年均复合增长率达11%、是同期全球产业增速的2倍，占全球封装产业规模的比重由2012年的32.13%增长至2021年的52.29%。
但从发展质量看，虽然我国的长电科技、晶方科技、华天科技进入了2021年全球封装行业Top10榜单，但产品结构仍以传统封装为主，产品类型、生产工艺与国际先进水平仍有一定差异。
图2：近十年我国封测产业规模及增长率
来源：火石创造根据公开资料整理
02
先进封装工艺概述
后摩尔时代，随着下游产品对微型化、轻便化和高性能的要求不断提高，推动封装行业获得长足发展。封装工艺按照是否需要焊线可分为传统封装和先进封装。传统封装指采取引线键合工艺实现电气连接，主要包括DIP、SOP、QFP等；先进封装指采取凸块方式实现电气连接，主要包括倒装、晶圆级封装、2.5D/3D封装、系统级封装、Chiplet等多种技术。
图3：封装工艺发展路线
来源：资产信息网，千际投行 Yole（一）晶圆级封装与传统封装流程不同，晶圆级封装是指借助再布线（RDL）工艺，直接在晶圆上完成电气连接、测试、塑封等流程，最后切割成单颗成品贴装在基板或PCB上，在电气连接技术上主要包括倒装、晶圆重构工艺、硅通孔技术（TSV）、晶圆扇出技术（Fan-out）、晶圆扇入技术（Fan-in）等。
图4：传统封装与晶圆级封装工艺对比
来源：SK Hynix
与传统封装工艺相比，晶圆级封装能将在IC芯片的表面实现实现IO点全覆盖，使得芯片尺寸达到微型化的极限，符合消费类电子产品轻、小、短、薄化的市场趋势。
此外，由于能在一个晶圆片内对多个芯片进行封装、老化、测试，有利于提高封装效率，国内的长电科技、晶方科技、甬矽电子均拥有较为领先的晶圆级封装技术。
其中，晶圆扇入技术主要应用于模拟和混合信号芯片、CMOS图像传感器等，晶圆扇出技术主要应用于移动设备的处理芯片。
（二）2.5D/3D封装芯片上数据的输入和输出 (IO) 是计算的命脉。将内存置于芯片上有助于通过减少通信开销来减少IO需求，但归根结底，这是一种有限的扩展途径。处理器必须与外部世界进行交易以发送和接收数据。
但摩尔定律使晶体管密度大约每18个月增加1倍，而IO数据的传输速率每4年才增加2倍，二者的差异限制了芯片向高传输率、低功耗方向发展。
因此，产业界借助RDL、硅通孔（TSV）、凸块等工艺，将芯片和器件并排互连或垂直堆叠，以实现减少数据传输距离、提升传输效率和优化芯片封装尺寸等目的，按照堆叠类型可分为提出2.5D、3D封装工艺。
图5：2.5D封装（左）与3D封装（右）示意
来源：Semiconductor Engineering
（三）系统级封装系统级封装（SiP）是指，将处理芯片、存储芯片、被动元件、连接器、天线等多种功能的有源电子元件、无源器件及其他器件（MEMS或光学器件）集成在一个系统内，使之成为能实现一定功能的封装体，进而提升系统性能，具有灵活性高、兼容性广、电磁隔离好、生产成本低、生产周期短等优点。
图6：系统级封装工艺示意
来源：网络公开资料
系统级封装是先进封装市场增长的重要推动力，2019年全球系统级封装规模为134亿美元，占全球封测市场份额的23.76%。
从下游应用看，目前移动消费电子领域占系统级封装下游应用的70%，但随着5G技术及其应用的推广普及，5G通信设施、可穿戴设备以及IoT物联网设施等领域将成为系统级封装发展潜力最大、速度最快的市场。
从电气连接工艺看，据Yole数据显示，2019年倒装/焊线类系统级封装产品市场规模为122.39亿美元，占整个系统级封装市场的91.05%，预计在未来一段时期内，倒装/焊线类系统级封装将仍是系统级封装的主流产品。
（四）Chiplet理论上，扩大裸片尺寸带来晶体管数量的增加，有利于提高芯片性能，但在实际生产过程中，当缺陷密度一定的情况下，芯片良率与芯片面积成反比。如工艺成熟后，当芯片面积从213 mm2增至777 mm2时，良率降低33%。
图7：芯片良率与芯片面积的关系
来源：《前瞻科技》
因此，为了提高裸芯的利用程度，业界仿照积木组合方式、把不同工艺的模块化芯粒（Chiplet）异质集成为芯片，即Chiplet封装。该工艺由于以小芯片为主，且能根据不模块需求采取不同制程工艺，因此在提升性能的同时，能实现低成本和高良率。
此外，这种化整为零的设计思路，也便于芯片快速灵活开发，缩短研发周期，降低知识产权风险。
图8：Chiplet示意来源：网络公开资料
03
小结
随着摩尔定律发展放缓，先进封装凭借功能集成化、连接精短化、堆叠多样化等优势，成为芯片生产实现高性能、低成本的重要途径。
与集成电路其他环节相比，我国集成电路封测业起步较早且发展较快，虽仍以传统封装产品为主，但近年来国内头部厂商通过兼并收购，快速积累先进封装技术，特别是受新能源汽车、高性能计算机、人工智能和5G通信等下游新应用驱动，叠加半导体国产化替代进程，都将推动我国先进封装产业规模、产品层次再上台阶。
—END—
作者 | 火石创造 陈聪 审核 | 火石创造 廖义桃 殷莉
原文标题 : 半导体专题系列③：后摩尔时代，先进封装大有可为
