本文由半导体产业纵横（ID：ICVIEWS）综合
台积电正在与英伟达洽谈，欲在亚利桑那州生产Blackwell GPU芯片。
据悉，台积电正与英伟达洽谈，计划在其位于美国亚利桑那州的新工厂生产Blackwell人工智能（AI）芯片。
作为全球最大的芯片制造商，台积电计划在美国亚利桑那州建立三座芯片工厂，该公司将获得美国政府通过《芯片法案》提供的支持。
第一座工厂将于2025年上半年开始投产，该工厂采用4纳米制程技术。第二座工厂采用最先进的2纳米制程技术，其投产时间预计将在2028年。消息人士称，台积电已在为明年年初启动生产Blackwell芯片做准备。
作为英伟达下一代GPU，Blackwell芯片目前已全面投产，但迄今为止都是在台积电位于中国台湾地区的工厂生产的。
英伟达CEO黄仁勋上月在三季报电话会议上透露，市场对Blackwell芯片的需求很大，预计该产品未来几个季度都将供不应求。
值得注意的是，台积电将于2025年下半年开始使用其N2（2nm级）制造工艺大规模生产半导体，目前该公司正在尽最大努力完善该技术，降低可变性和缺陷密度，从而提高良率。正如台积电的一名员工最近所说，该团队已成功将测试芯片的良率提高6%，为公司客户“节省数十亿美元”。
这位自称Dr. Kim的台积电员工并未透露该代工厂是否提高SRAM测试芯片或逻辑测试芯片的良率。考虑到台积电将于明年1月开始提供2nm技术的多项目晶圆服务，因此台积电不太可能提高最终将以2nm制造的实际芯片原型的良率。
提高SRAM和逻辑测试芯片的良率确实非常重要，因为最终，它可以为客户节省大量成本，客户支付晶圆费用，从而受益于更高的良率。
台积电的N2将是该公司首个使用全栅（GAA）纳米片晶体管的制造工艺，该工艺有望大幅降低功耗、提高性能和晶体管密度。特别是，台积电的GAA纳米片晶体管不仅比3nm FinFET晶体管小，而且通过提供改进的静电控制和减少泄漏，在不影响性能的情况下实现更小的高密度SRAM位单元。它们的设计增强了阈值电压调节，确保可靠的操作，并允许进一步小型化逻辑晶体管和SRAM单元。然而，台积电必须学习如何以可观的良率生产全新的晶体管。
据预测，使用N2制造的芯片在相同晶体管数量和频率下比在N3E节点上制造的芯片功耗降低25%~30%，在相同晶体管数量和功率下性能提升10%~15%，在保持与N3E上制造的半导体相同速度和功率的情况下晶体管密度提高15%。
台积电预计将在2025年下半年某个时候（很可能在2025年底）开始在其N2工艺上量产芯片。为此，台积电将有充足的时间来提高产量并降低缺陷密度。
市场对Blackwell芯片寄予厚望，包括摩根大通和高盛在内的华尔街机构纷纷在英伟达公布Q3财报后上调了对该公司的目标价，它们预计Blackwell芯片将带来销售热潮。
据台积电称，这种芯片在提供聊天机器人答案等任务上的速度提高了30倍。
如果台积电和英伟达最终敲定了协议，将意味着台积电亚利桑那工厂增加了一位重量级客户。
知情人士称，苹果和AMD是台积电亚利桑那工厂的现有客户。
然而，尽管台积电有意在亚利桑那工厂完成Blackwell芯片的前端工艺，但这些芯片仍需运回中国台湾工厂进行封装处理。据悉，亚利桑那工厂不具备CoWoS封装技术，台积电所有CoWoS产能目前都集中在中国台湾地区。
为了应对市场对2/3nm工艺技术的强劲需求，台积电正在加速在全球范围内先进工艺产能的扩张。与此同时，本身就非常吃紧的CoWoS封装产能可能继续成为供应链关键制约因素之一，因此台积电正在制定新的生产方案。
据了解，台积电目前的CoWoS封装产能大概为每月3.6万片晶圆，计划2025年末将增至大概9万片晶圆。由于看到需求激增，台积电在本季度选择继续扩大建造新设施，目标是到2026年时，月产能进一步提高到13万片晶圆。也就是说，在大概一年左右的时间里，争取将产能提升到原来的四倍。
除了努力提高产能外，台积电还打算继续提高CoWoS先进封装的订单报价。此前就有业内人士表示，由于台积电能提供从先进工艺生产到先进封装全套服务，且没有竞争对手，难以转单的客户面对涨价一个也逃不掉。
*声明：本文系原作者创作。文章内容系其个人观点，我方转载仅为分享与讨论，不代表我方赞成或认同，如有异议，请联系后台。
原文标题 : 英伟达GPU，要迁往美国生产
