除技术规格外，代工厂的客户们还必须检查对一项工艺是否存在EDA工具和IP支持。由于有些代工厂在22nm上会提供比其它代工厂更多的EDA／IP支持，这让客户们的选择更加棘手了。
代工厂依赖第三方EDA工具。对于一项给定的工艺，代工厂开发了一些自己的IP，但它们也依赖于第三方IP。EDA供应商和IP技术的可选择范围很广。不过，台积电在22nm上开发的一个主要IP标志着它的22nm工艺可以用在嵌入式MRAM和电阻RAM器件上。
嵌入式存储器集成在微控制器（MCU）中。MCU使用NorFlash闪存用于嵌入式存储器应用，例如代码存储。
然而，NorFlash很难扩展到28nm以下，这就催生了MRAM和RRAM这样的下一代存储器技术。这些新的存储器类型既能达到SRAM的速度，又实现了闪存的非易失性以及无限的耐用性。
尽管如此，Microchip仍然计划将其名为SuperFlash的嵌入式闪存技术扩展至22nm。“当我们在28nm工艺上验证了SuperFlash技术，我们就将它迁移到FD－SOI和／或22nm技术上，”Microchip的子公司SiliconStorageTechnology（SST）营销总监VipinTiwari表示。“由于22nm是28nm的缩小节点，因此，只要SuperFlash在28nm上得到成功应用，它就很可能在22nm节点上找到用武之地。eMRAM和SuperFlash技术可以共存，具体取决于最终应用。”
另外，在第三方IP方面，Arm已经为台积电的22nm工艺开发了标准单元库、通用IO和存储器编译器等物理IP。
在EDA方面，大型EDA供应商也支持台积电的22nm技术。西门子子公司Mentor公司产品营销总监MichaelWhite说：“因为各个代工厂的22nm工艺在光刻的实现方式和能提供多少DFM支持上存
在细微差别，我们对它们的支持工具也有所不同。需要重点注意的是，由于22nm是一个新的节点变体，golden签核和后续工具可能始终存在滞后风险和质量差异。无晶圆厂客户希望使用行业golden签核工具，要么就要在流片时承担更高的风险。”
联电也在开发22nmbulkCMOS工艺。“联电现在正在为自家的22nm工艺确定最终版本的客户规格，我们预计将在2020年将22nm投产，”联华电子的Chen说。“和28nm工艺相比，22nm这个工艺节点对性能和功耗进行了优化，面积节约了10％左右，超低功耗，支持RF和毫米波。联华电子的22nm平台将成为一种经济高效的解决方案，拓展了平面型高k／金属栅极技术的应用领域，可用在移动（5G和其它无线标准）、物联网和汽车等行业。”
FD－SOI
格罗方德是最早发力22nm工艺的晶圆厂。三年前，格罗方德推出了22nmFD－SOI技术，后来，三星也开始提供28nmFD－SOI，并正在研究18nm版本的FD－SOI工艺。
此外，格罗方德正在开发一种平面类型的12nmFD－SOI，预计将在2022年上市。通常来讲，22nm或18nmFD－SOI不会直接与16nm／14nm展开竞争，它们服务于不同的目标市场，基本上不会有所重叠。
FD－SOI使用一种专用的SOI晶圆，它在衬底中集成了一层薄薄的绝缘层（厚度在20nm到25nm之间），该绝缘层将晶体管和衬底相隔离，从而防止了器件中的漏电。
FD－SOI也是一种平面完全耗尽型架构。“这就在基本上消除了掺杂剂的随机波动，从而改善了匹配、漏电以及相应的亚阈值斜率。”格罗方德的Schaeffer说。
图3Bulk与FD－SOI
格罗方德的22nmFD－SOI技术被称为22FDX，它在通道中集成了高k／金属栅极和硅锗。与28nm相比，它的性能提高了30％，功耗降低了45％。这项技术已经于2017年初通过了生产资格验证。
最近，格罗方德为其22FDX工艺增加了更多功能。“这项工艺在sub－6GHzRF、毫米波、超低漏电、超低功耗方面都通过了验证。”Schaeffer说。
FD－SOI有两项特征很有吸引力－低功耗和体偏置。它可以在0．8v工作电压下实现910μA／μm（856μA／μm）的低功耗，工作电压可以降到0．4v。
“体偏置技术通过极化晶体管的背部栅极完全地动态控制晶体管的阈值电压（Vth），Vth是一个只能通过复杂的催化剂技术确定的参数，现在可以通过软件动态编程。”Soitec产品营销经理ManuelSellier说。“设计人员可以利用这个能力动态管理电路中的漏电，并有效补偿静态和动态变化（温度、电压和老化），它可以实现4－7倍的能效提升。”
FD－SOI还支持前向体偏置。根据意法半导体的说法，当衬底进行正向极化时，晶体管的开关速度可以更快。
但是，FD－SOI也有三个明显的缺陷－成本、生态系统和采用率。多年来，FD－SOI一直没有得到大规模应用，英特尔、台积电、联华电子等巨头从未使用过FD－SOI技术，它们声称bulkCMOS可以在更低的成本上制造高性能器件。比如，SOI晶圆的售价为每片370－400美元，而bulkCMOS晶圆的售价仅为每片100－120美元。
不过，FD－SOI可以降低掩膜数量，这可以在一定程度上补偿晶圆成本。根据IBS的数据，FD－SOI的掩膜数量为22－24个，而具有可比性的bulkCMOS工艺的掩膜步骤达27－29个。
FD－SOI也在缩小和bulkCMOS的综合差距。“我们现在正在考察bulkCMOS的限制，”IBS的Jones说。“22nmFD－SOI的晶体管成本比22nmHKMG（高k／金属栅极）高出不到5％，但是其功耗降低了30％－50％，这种功耗优势对可穿戴设备和物联网设备非常重要。”
尽管如此，FD－SOI社区在EDA／IP生态系统建设方面也落后于bulkCMOS。“22nmFD－SOI的IP生态系统当然也在加强，但22nmHKMGbulkCMOS的IP生态系统更加广泛。”Jones说。
局面也许正在转变，Cadence、Mentor和Synopsys已针对格罗方德的FD－SOI技术认证了各种EDA工具。
“FD－SOI有一些其它工艺很难集成的独特RF功能。”Mentor总裁兼首席执行官WallyRhines表示。
FD－SOI也有一些其它的优势。“尽管FinFET几乎没有静态泄露，但是还有动态功率指标，FD－SOI工艺的一个优点就体现在动态功率上。如果你可以将电压从1v降低到0．6v，功耗就会降低65％。FD－SOI在动态改变功率和性能平衡上具有一定优势。”Rhines说。
其它工艺选择
去年，英特尔推出了22nmFinFET技术的低功耗版本，但是英特尔自此就没了动静。不过，英特尔计划在即将举行的IEDM活动上，发表一篇关于22nm嵌入式MRAM技术的论文。
22nm工艺动静不断，但目前尚不清楚它的市场到底有多大，也很难预测哪种技术会占上风。判断22nm市场会否成长为28nm那样的体量，还是只是一个利基市场仍然为时过早。显然，每种技术都会找到自己的市场位置，但是肯定有些技术会脱颖而出，赢得更大的市场。
