在大伙都在议论纷纷时，英特尔高级院士Mark Bohr用半导体行业权威刊物《IEEE Spectrum》的撰文作出回应。关于自家10nm工艺，他表示在技术、成本方面都有巨大优势，10nm工艺的晶体管密度不但会超过现在的自家14nm，还会优于其他公司的10nm，也就是集成度更高，栅极间距将从14nm工艺的70nm缩小到54nm，逻辑单元则缩小46％，这比以往任何一代工艺进化都更激进。
这段话背后的意思很明显：友商在玩数字游戏！而我英特尔就是个“老实人”。
数字游戏
摩尔：集成电路所包含的晶体管每18个月就会翻一番。
摩尔应该不会想到，自己的一句话成了一个定律且让世界级厂商为追求更小的数字而疯狂。
这个数字背后，指的是“线宽”，精确一点而言，就是金属氧化物半导体场效电晶体（MOSFET）的闸极长度（Gate Length）。
更具体的原理如下：
场效电晶体用闸极来控制电流的通过与否，以代表 0 或 1 的数码讯号，也是整个结构中最细微、复杂的关键，当闸极可以缩小，电晶体体积也能跟着缩小，一来切换速度得以提升，每个芯片能塞入更多电晶体或缩小芯片体积；再者，当闸极长度愈小，闸极下方电子通道愈窄，之间的转换效率提升、能量的耗损也能降低，收减少耗电量之效，但当闸极太薄，源极与汲极距离愈靠近，电子也可能不小心偷溜过去产生漏电流，加以也有推动力不足的问题，这也是为何制程微缩难度愈来愈高；台积、英特尔与三星群雄间争的你死我活的原因。
不过我们把话题再拉到这场数字游戏中，英特尔说三星和台积电灌水，那到底灌水没灌水呢？
半导体芯片和系统还原工程与分析厂商 ChipWorks、Techinsights 与半导体分析厂商 Linley Group 都对台积电、三星、英特尔 16／14 纳米做过比较。
从 Linley Group 与 Techinsights 实际分析的结果，包含英特尔、台积电与三星在 14／16 纳米实际线宽其实都没达到其所称的制程数字，根据两者的数据，台积电 16 纳米制程实际测量最小线宽是 33 纳米，16 纳米 FinFET Plus 线宽则为 30 纳米，三星第一代 14 纳米是 30 纳米，14 纳米 FinFET 是 20 纳米，英特尔 14 纳米制程在两家机构测量结果分别为 20 纳米跟 24 纳米。
英特尔：纳尼？
调研 The Linley Group 创办人暨首席分析师 Linley Gwennap，在 2016 年 3 月接受半导体专业期刊 EETimes 采访时，也透露了晶圆代工厂间制程的魔幻数字秘密，Gwennap 指出，传统表示制程节点的测量标准是看闸极长度，但在行销的努力下，节点名称不再与实际闸极长度相符合，不过，差距也不会太大，Gwennap 即言，三星的 14 纳米约略等于英特尔的 20 纳米。Gwennap 认为，台积电与三星目前的制程节点仍落后于英特尔，以三星而言，14 纳米制程称作 17 纳米会较佳，而台积电 16 制程其实差不多是 19 纳米。
但美国知名财经博客 The Motley Fool 技术专栏作家 Ashraf Eassa 从电子显微镜图来看，认为英特尔、三星甚至台积电在三者 14／16 纳米制程差距或许不大。Ashraf Eassa 对比英特尔 14 与 22 纳米，以及三星 14 纳米的电子显微镜图，其指出，英特尔 14 纳米侧壁的斜率要比 22 纳米垂直，根据官方的说法，这能使英特尔的散热鳍片（fin）更高更瘦，以提升效能。
而三星 14 纳米制程电子显微镜图相较起来，和英特尔 14 纳米制程还比较相近，加以 Ashraf Eassa 用台积电宣称 16 纳米 FinFET Plus 能比三星最佳的 14 纳米技术在相同功率下，效能能比三星提升 10％ 来推测，台积电 16 纳米 FinFET Plus 的晶体管结构应与三星相差不远，甚至鳍片（fin）会更加细长。
当然，我们并不能说“线宽”就是技术实力，背后还要考虑很多因素。
不过专业人士认为，英特尔的10nm的确要厉害一点。不然憋了这么久，岂不是白忙活了。然而，台积电三星已经靠10nm技术赚很多钱了，英特尔现在来“抢钱”还来得及不？
